Описание электрической принципиальной схемы

Последовательное или параллельное логическое устройство, используемое для хранения n-разрядных двоичных чисел и выполнения преобразований над ними.

Регистр представляет собой упорядоченную последовательность триггеров, обычно D, число которых соответствует числу разрядов в слове. С каждым регистром обычно связано комбинационное цифровое устройство, с помощью которого обеспечивается выполнение некоторых операций над словами.

Фактически любое цифровое устройство можно представить в виде совокупности регистров, соединённых друг с другом при помощи комбинационных цифровых устройств.

В параллельных (статических) регистрах схемы разрядов не обмениваются данными между собой. Общими для разрядов обычно являются цепи тактирования, сброса/установки, разрешения выхода или приема, то есть цепи управления. Пример схемы статического регистра, построенного на триггерах типа D с прямыми динамическими входами, имеющего входы сброса и выходы с третьим состоянием, управляемые сигналом.

Параллельный регистр служит для запоминания многоразрядного двоичного (или недвоичного) слова. Количество триггеров, входящее в состав параллельного регистра определяет его разрядность.

При записи информации в параллельный регистр все биты (двоичные разряды) должны быть записаны одновременно. Поэтому все тактовые входы триггеров, входящих в состав регистра, объединяются параллельно. Для уменьшения входного тока вывода синхронизации C на этом входе в качестве усилителя часто ставится инвертор.

Следует помнить, что назначение разрядов является условным. Если по каким либо причинам (например, с точки зрения разводки печатной платы) удобно изменить нумерацию разрядов, то это можно свободно сделать. При перенумерации входов регистров нужно не забывать, точно таким же образом, изменить номера выходов параллельного регистра.

Для реализации параллельного регистра можно использовать как триггеры с статическим, так и с динамическим входом синхронизации. В переводной литературе при использовании для построения параллельного регистра триггеров-защелок этот регистр, в свою очередь, называют регистром-защелкой.

При использовании регистров со статическим входом тактирования следует соблюдать осторожность, так как при единичном потенциале на входе синхронизации C. сигналы с входов регистра будут свободно проходить на его выходы.

Составим таблицу истинности для параллельного регистра:

На основе полученной таблицы истинности построим схемупараллельного регистра на триггере CLD - типа:

Другие стьтьи в тему

Проектирование цифровой первичной сети связи
Научно-технический прогресс во многом определяется скоростью передачи информации и объемом переданной информации. Возможность резкого увеличения объемов передаваемой информации наиболее полно реализуется в результате применения волоконно-оптических линий связи (ВОЛС), которые по срав ...

Расчет параметров поплавкового компенсационного акселерометра
Развитие авиастроение связано с созданием ЛА новых типов, одним из требований которых является высокий уровень автоматизации процесса управления полётом. Измерение линейных ускорений является одним из важнейших элементов автоматизации управления ЛА. В данной курсовой работе рассма ...

Разделы

Радиоэлектроника и телекоммуникации © 2019 : www.techelements.ru